


## Process Watch：良率管理走向環保之路

作者：David W. Price、Douglas G. Sutherland 和 Kara L. Sherman

**作者按語：**Process Watch 探索了一系列半導體產業製程管制（缺陷檢測與量測）的關鍵概念的。根據先前探討製程管制 10 大根本法則的相關文獻，新一系列的連載將著重說明製程管制的附加趨勢，包括積體電路生產的成功實施策略及益處。在本文中，我們很高興地加入了我們的客座作者 Kara Sherman 的見解。

正值我們慶祝 2018 年世界地球日之際，有幾家公司的努力成果值得我們稱頌，他們找到了減輕環境影響的一些方法。在半導體業界，半導體廠一直在建設能源與環境友善設計 (LEED) 所認證的建築[1]處於領導地位，這是全新半導體廠建設工作的一部分，並與供應商合作，以便能直接減少半導體廠中使用的日常資源。

當積體電路製造商尋求更加具有創造性的方法來減少對環境的影響時，他們借助先進製程管制的解決方案來降低報廢率和重工率，進而減少半導體廠的資源消耗。特別的是，半導體廠透過升級製程管制解決方案以獲得更高產能，並增加額外的製程管制步驟；這兩項措施降低了報廢率以及每個合格晶片的淨資源消耗（圖 1）。



**圖 1.** 提升半導體廠環保績效的基本公式包括減少資源使用及提升良率。要實現這兩個目標，需要有力得製程管制解決方案，以協助半導體廠及早發現製程問題，從而降低報廢率和重工率。

## 改善製程管制績效

製程管制是用於發現製造偏移，提供必要資料以便積體電路工程師制訂量產品圓配置決策，並採取必要的糾正措施來解決製程問題。

例如，在黃光顯影後的檢測 (ADI) 資料顯示黃光顯影後的圖案化晶圓上存在大量的橋接缺陷，微影工程師就可以採取多項糾正措施。除了將微影單元受影響的晶圓返回重工以外，工程師還可以将微影單元停止生產，以解決導致對良率至關重要的橋接缺陷的潛在製程問題。這種快速糾正措施能減少受到影響的和可能報廢的材料數量。

然而，為了更有效率，製程管制測量的品質非常關鍵。如果某項檢測或量測工具的擷取率較低，或者總測量不確定性 (TMU) 較高，那麼它可能會錯誤地標識某項偏移（誤報），將晶圓發回進行本無必要的重工，從而導致額外的能量和化學品消耗，並產生額外廢品。反之，如果測量未能發現真正的製程偏移，則產品良率會受到負面影響，且有更多晶片報廢，從而導致環境績效不盡人意。

圖 2 的示例對比了微影單元中兩種不同量測工具所生產的製程管制資料造成的環境影響。透過採用更高品質的量測工具，可提升製程管制資料的品質，並且微影工程師能夠作出更好的製程決策，從而使微影單元減少 0.1% 的不必要重工。減少重工讓 100k WSPM 半導體廠能夠節省大約 50 萬 kWh 電和 240 萬公升水 — 此外還能成比例地減少光阻劑和清潔化學品的消耗量。





圖 2. 更高品質的製程管制工具會在微影單元內產生更好的製程管制資料，從而能夠減少 0.1% 的不必要重工，改善環境績效。

為了提升良率且降低報廢率，很多半導體廠已經升級了其製程管制系統的能力。為了促進環境績效的進一步改善，半導體廠可以用全新方式使用這些製程管制系統生成的資料，並從中獲益。

傳統上，量測系統產生的資料已被應用於回饋回路。例如，先進的疊層對準量測系統能夠發現圖案顯影誤差，並將資訊饋送回微影模組和掃描式曝光機，以改善未來批次的圖案顯影。這些回饋回路已被開發並優化成為設計節點。然而，它對於將量測資料前饋至（圖 3）一個或多個未來製程步驟也會是非常有用的 [2]。透過調整加工系統來考慮未來批次的已知變數，可以減少會導致晶圓報廢的錯誤。

例如，圖案化晶圓量測系統可以在諸如蝕刻和化學機械拋光 (CMP) 等製程後測量晶圓形狀，並可回饋結果資料，以幫助改進上述製程。但是，結果晶圓形狀資料也可被前饋至掃描式曝光機，以改善圖案顯影 [3-5]。同樣，可以使用光罩較準量測資料來監控光罩的出廠品質，但它也可被前饋至掃描式曝光機，以協助減少與光罩相關的圖案顯影錯誤源。使用前饋和回饋控制回路的智慧組合，連同整個半導體廠的綜含量測方法，可以協助半導體廠減少變數，並最終獲得更好的製程結果，從而降低重工率和報廢率。



已有的回饋回路  
最佳化的回饋回路  
前饋回路

圖 3. 多條資料回路有助於最佳化整個半導體廠的製程。多個設計節點存在已有的回饋回路（藍色），這些回路可檢測製程變數，並對其進行補償。全新的最佳化回饋回路（綠色）可提供製程變化的提早檢測。創新的前饋回路（橙色）使用量測系統則測量源變數，然後將該資料前饋至隨後的製程步驟。



### 及早檢測偏離可減少浪費

半導體廠還透過增加製程管制步驟來減少製程偏移。圖 4 顯示了在半導體生產廠部署檢測工具的兩個例子。在第一例中（左圖），檢測點設定為在模組開始和結束時做檢測，其間有四個製程步驟。如果某個製程偏移導致第一項檢測後立即出現良率損失，那麼在檢測出偏移之前，晶圓將經過多道製程步驟，並其許多批次被誤加工。在第二例中（右圖），將僅隔兩道製程步驟就設置檢測點。這樣可以提前兩天檢測出首個檢測點後發生的製程偏移，會有更加迅速的糾正操作，以及極少的良率損失和材料浪費。

此外，在第 1 例中，四道製程步驟中的製程工具都必須撤出生產線；在第 2 例中，只有一半的製程工具必須撤出生產線。在 100k WSPM 半導體工廠內檢測製程偏移的兩天  $\Delta$  變數測試中，10% 的良率影響就可節約大約 30 萬 kWh 電、3700 公升水，並減少 3500 公斤廢品。儘管這些環保利益是透過增加製程步驟採樣實現的，但透過增加晶圓的採樣位置、提升每批晶圓的採樣速率，或者增加採樣批次，也能更早地實現偏移檢測，並改善環境績效。當對風險以及良率損失相關成本的仔細分析與增加採樣的成本之間達到平衡時，就能獲得最佳採樣策略 [6-7]。




圖 4. 對生產線增加額外的檢測點時，如果在首個製程步驟後出現偏離，就會減少有風險的材料消耗。

## 結論

隨著半導體製造商越來越重視環境績效，良率管理成為協助降低半導體廠環境影響的一個關鍵工具。透過實施更高品質的製程管制工具、結合回饋和前饋控制回路、最佳化製程管制採樣，以及加快學習週期，半導體廠能夠收穫諸多環保效益。綜合製程管制解決方案不僅能夠協助積體電路製造商提升良率，而且還能減少報廢率和重工率，降低半導體廠對環境的總體影響。

## 參考文獻

1. 範例：
  - a. <https://newsroom.intel.com/news-releases/intels-arizona-campus-takes-the-lead/>
  - b. [http://www.tsmc.com/english/csr/green\\_building.htm](http://www.tsmc.com/english/csr/green_building.htm)
  - c. <http://www.ti.com/corp/docs/manufacturing/RFABfactsheet.pdf>
  - d. <http://www.globalfoundries.com/about/vision-mission-values/responsibility/environmental-sustainability-employee-health-and-safety>
2. Moyer, 「Feed It Forward (And Back),」 *Electronic Engineering Journal* (電子工程雜誌)，2014年9月。 <http://www.eejournal.com/archives/articles/20140915-klat5d/>
3. Lee 等人，「Improvement of Depth of Focus Control using Wafer Geometry,」 *Proc. of SPIE* (國際光學工程學會學報)，第 9424, 942428 卷，2015 年。
4. Tran 等人，「Process Induced Wafer Geometry Impact on Center and Edge Lithography Performance for Sub 2X nm Nodes,」 第 26 屆國際半導體設備材料產業協會 (SEMI) 先進半導體製造大會，2015 年。
5. Morgenfeld 等人，「Monitoring process-induced focus errors using high resolution flatness metrology,」 第 26 屆國際半導體設備材料產業協會 (SEMI) 先進半導體製造大會，2015 年。
6. 「Process Watch : Sampling Matters」 (採樣問題)，*Semiconductor Manufacturing and Design* (半導體製造與設計)，2014 年 9 月。
7. 「Process Watch : Fab Managers Don't Like Surprises」 (半導體廠經理們不喜歡任何意外)，*Solid State Technology* (固態技術)，2014 年 12 月。
8. 「Reducing Environmental Impact with Yield Management」 (用良率管理來減少環境影響)，*Chip Design* (晶片設計)，2012 年 7 月。

### 作者簡介：

David W. Price 博士、Douglas Sutherland 博士和 Kara L. Sherman 女士分別是 KLA-Tencor 公司的資深總監、首席科學家和總監。在過去 10 年間，這支團隊一直與 50 多家半導體積體電路製造商直接合作，協助他們最佳化整體檢測策略，以實現最低總成本。此系列文章試圖對他們在這些工作中觀察到的一些普遍經驗進行總結。